前几天的技艺论坛上，全世界最大晶圆代工厂台积电推出了芯片工艺路线图，此中3nm工艺就有5种之多，2025年将公布2nm工艺，用上GAA晶体管技艺。

　　依据台积电的说法，比较3nm工艺，在相同功耗下，2nm速度快10~15%；相同速度下，功耗下降25~30%。

　　尽管这点目标看着可以，可是2nm工艺的密度提高挤牙膏了，仅提高了10%，远远达不到摩尔定律密度翻倍的请求，比此前台积电新工艺至少70%的密度提高也差远了。

　　2nm工艺的难度赫然成了一种挑战，这让台积电未来的密度提高越来越难，只是对竞争对手来讲，台积电这一次的挤牙膏让它们窃喜，有了追赶的机会。

　　不但Intel的20A/18A工艺会在2024-2025年对台积电2nm带来负担，很大的麻烦另有三星，三星运用GAA晶体管比台积电还要激进，3nm工艺上就会运用。

　　依据三星的计划，3nm GAA工艺估计会在6月份就试验性量产，比较5nm工艺，该工艺的功能提高15%，功耗下降30%，芯片面积降低35%。

　　三星也将2nm GAA工艺的量产时间定在2025年，跟台积电相当同步，这也是三星近年来初次的新工艺量产上追上台积电，之前都要慢上1-2年，导致缺乏竞争力。